| 标题 | 基于Wishbone和端点IP的PCIE接口设计 |
| 范文 | 罗宣平 刘本源 卢再奇 摘 要：介绍了FPGA内嵌的PCI Express硬核端点模块和Wishbone片上 总线规范。应用VHDL语言，编程实现了Wishbone总线的主从端口，以及TLP 包的编码和解码功能。在FPGA上运行程序并使用Chipscope测试时序波形， 验证了接口数据传输的稳定性和正确性。 关键词：PCI Express总线; FPGA; PCIE端点模块; Wishbone |
| 随便看 |
|
科学优质学术资源、百科知识分享平台，免费提供知识科普、生活经验分享、中外学术论文、各类范文、学术文献、教学资料、学术期刊、会议、报纸、杂志、工具书等各类资源检索、在线阅读和软件app下载服务。