交通监控中图像处理算法的硬件设计与研究

    杨磊

    

    

    

    摘要：该文通过现有交通监控装置分析对比，车流量的加剧带来了很多急需解决的问题，发现目前要加强交通车况的有力监督，对信息的收集，存储，处理等方面要进行优化。如何通过对庞大的车辆视频图像信息进行采集处理，存储压缩，信号判断，关键特征提取等内容进行改进，提出了更高的要求，该文设计了基于FPGA为核心处理器的交通监控装置，能够有效克服现有技术所存在的对网络宽带要求较高，数据处理的负荷量大，尤其对图像视频的监控处理能力不足的缺陷。

    关键词：交通监控;FPGA;图像处理

    中图分类号：TP273? ? ? ? 文献标识码：A

    文章编号：1009-3044（2021）16-0249-03

    开放科学（资源服务）标识码（OSID）：

    1 引言

    随着现代化生产的不断进步，以及人民生活水平的不断提高，在交通出行方面家家户户都配置了车辆，因此交通车况的维护，监控等情况值得关注。围绕这一问题需加强交通车辆的强有力监督，对信息的收集，存储，处理等方面带来了很多急需解决的问题。如何通过对庞大的车辆视频图像信息进行采集处理，存储压缩，信号判断，关键特征提取等内容进行改进，提出了更高的要求。

    但目前的交通监控装置及其相关的网络配套已经表现出处理能力不足，延时较重，存储低下，无效数据增多等问题。因此为了解决以上相关问题，本文提出了新型的交通图像处理硬件设计思路。

    2交通图像处理硬件设计

    2.1 现有智能交通监控装置分析

    通过查阅文献，整合相关资料，得出现有的交通监控系统主要模型是：包括智能监控模块和监控装置，其中智能监控模块又包含智能分析装置和通信装置，在监控装置中包括通过无线通信装置用于智能分析装置相连的指示通行模块，适用于对路口车辆通行进行指示。在相关的监控模块中，用于在多路口车辆进行监控。同时在下雾天，通过指示通行模块能够对路口车辆进行监控。 该监控装置同时还具有对交通道路上是否有车辆通行，同时在特定天气环境中启动语音播报模式提醒来往车辆注意安全等内容。例如在部分道路有积雪等恶劣通行路况时进行提前预警，告知来向车辆。

    但目前的交通监控装置对于视频监控图像的处理能力不足。

    2.2整体硬件设计

    针对现有技术所存在的上述缺点，本文提供了交通监控装置，能够有效克服现有技术所存在的对网络宽带要求较高，数据处理的负荷量大，且对图像视频的监控处理能力不足的缺陷。

    为了实现上述目的，本文通过以下技术方案予以实现：交通监控装置，包括用于接收图像信息采集数据并进行数据处理的图像数据处理模块，与图像数据处理模块相连的用于采集图像信息数据的图像数据采集模块，与图像数据处理模块相连的用于进行图像信息处理数据显示的图像数据显示模块。整体框架图中主要分为三大主体，第一部分是图像采集电路部分。此部分主要采用了摄像头模块和通信接口电路以及图像采集通道这两方面的设计，由于图像采集摄像头无法直接与处理器进行连接和通信，因此要通过软件控制编写数据格式转换等程序，由此才能够将图像数据转换为处理器可识别数据进行处理。第二部分处理器模块中主要是对采集模块进行控制，对存储数据以及调出数据进行控制，并对图像进行相关算法处理。第三部分在显示模块中通过控制显示控制器将数据转化为屏幕可显示数据进行显示。

    如图1所示，图像数据采集模块采用摄像头电路ADV7180，此电路主要由I2C接口电路连接入控制器，由软件编程进行摄像头参数的设定，通过接口电路来控制摄像头电路的工作。采集到的图像数据经过采样通道输入并进行输入数据频率的调制，调整完成之后，通过SDRAM写入到存储器，写入存储器和读出存储器均有SDRAM控制器进行控制。

    图像数据处理模块采用的处理器为FPGA。图像数据处理模块采用的算法为基于小波变换的压缩感知图像分析算法，进行存储数据，车辆运动，交通参数等方面的处理。最终将数据读出，送给VGA控制器，再由此控制器将数据输送给GM 7123屏幕显示控制单元进行显示。

    2.3数据处理模块FPGA

    通常图像处理器例如DSP处理器，在执行程序时是按照顺序逻辑执行， 在被执行程序及数据特别庞大，复杂时，将严重影响执行时效，对硬件的处理能力也将有所提高，而FPGA处理器是可以进行并行处理，同时完成程序执行，它的逻辑处理功能将大大优越于其他处理芯片。

    正是因为它的这种优势因此在处理数据量比较庞大复杂等图像视频数据时，将是一个不错的选择。FPGA器件内部丰富的数字逻辑资源可以替代各种分立的数字芯片; 丰富的I/O引脚支持各种常见协议，这也能够免去很多外围接口芯片;器件内部大都能够很好地支持可编程的端接匹配元件， 这也能够降低BOM成本，减少元器件数量;SoCFPGA片上数据集成系统将大多数常用的芯片集成到了单个芯片处理器之中，芯片的综合功能丰富了处理器的处理能力。

    图2所示，在进行FPGA开发的过程中需要对开发流程进行设计。由于本次硬件设计主要涉及到了图像视频数据的处理，明确本次设计的主要目标和需求。通过对本次需求的分析，进行功能的划分，设计多个模块。每个模块完成一项功能。每项功能进行程序的设计思路的编写，接口的预留和连接。这些接口将用于各模块之间进行连接和通信。

    之后将各模块进行综合优化，综合优化的过程中使用功能仿真，查看各功能是否達到设计目的和要求，如果未达到将继续对程序进行优化，反馈到各模块能够实现功能为止。

    最终添加时序，进行时序仿真，将对程序的设计有更加真实的测试，涉及到了更加贴近实际的时序和逻辑。如果在时序仿真中不能得到真实的需求和功能实现，将继续反馈到程序设计进行优化，不断重复上述功能。最终进行硬件的测试，如果在实际硬件中出现偏差将继续对程序进行优化方针，时序仿真，最终硬件测试直到硬件达到要求为止。

    通过对上述设计流程图的详细描述，可以看出在进行硬件设计和软件设计的过程中，要采取两处仿真，而这两种仿真是属于层次推进的仿真，只有第1种仿真功能仿真完成，才能够进阶到下一级的时序仿真为硬件的测试做基础。每一次仿真的结果都要反馈到最初的程序设计阶段，而这种反馈是提高程序设计思路，优化设计过程，将结果反馈到初始状态，为整个硬件的实现提供强有力的支撑。

    2.4 SDRAM控制器模块

    如图3所示， SDRAM的电路连接， 只要将地址总线、数据总线、控制总线连接到FPGA的I/O口上即可。数据存储控制器及数据存储器，通过控制数据的传输总线进行数据16位存储，通过控制总线来控制控制器的工作状态，通过时序信号进行数据存储及输出时的时序需求。存储控制器除了以上几点之外，还有诸多细节没有在图中画出。采用此种存储器模块，它有自身的好处，它是一种同步接口的动态随机存储内存，由于它有一个异步接口，这样的话它就可以及时的去响应控制速度的变化，而这种存储器在当前的很多计算机中被普遍采用和认可。因此采用此种存储器是可以达到本文功能需求。

    2.5 I2C控制器模块

    如图4所示，I2C总线只需要两根线就可以进行数据和信息的控制，一根是数据线，一根是时序控制逻辑线。总线接口已经集成在芯片内部，不需要特殊的接口电路，因此这种总线将在硬件设计的过程中，电路布线大大简化，由此提高了设计的速度，降低了材料的成本。

    I2C总线通信时涉及到多个控制器需要进行相互通信时，将会采取主从模式由软件进行判定，哪一个控制器作为主机进行发送数据，由哪几个控制器作为从机进行接收数据，由此不会出现总线上数据通信的混乱问题，因此这种总线在同一时刻将只会有一个主机进行通信，其他将会被设置为从机，通信的过程较为简单。

    2.6 GM 7123显示模块

    如图5所示，VGA控制器和GM7123进行连接，该芯片的主要功能是将颜色数据转换成模拟的电压信号，然后送到进行R、G、B也即三色处理转换。

    GM7123视频编码芯片主要引出来的端口有以下几个：R0～R7：红色通道; G0～G7：绿色通道B0～B7：蓝色通道。从VGA接口引出的信号主要有：VGA_HS：行同步信号;VGA_VS：帧同步信号。

    3 结语

    基于FPGA硬件处理器结合小波变换图像处理算法，对交通监控图像进行处理和分析，使得其对监控点的数据进行就地处理，基于处理器的快速运行，并行处理数据得以解决监控处理的难点。使得对网络宽带的要求大大降低，数据的存储和传输等环节也将改善。

    参考文献：

    [1] 赵东哲，靳晔，张雷，等.基于FPGA和LabVIEW的RGV双目视觉识障设计[J].工业控制计算机，2020，33（12）：77-79+82.

    [2] 王正家，吕召锐，刘文超，等.基于FPGA的时序优化中值滤波算法研究[J].电子器件，2020，43（6）：1374-1378.

    [3] 孟凡轶，张会新，刘畅，等.基于嵌入式的高帧频图像压缩处理装置的设计[J].电子器件，2020，43（6）：1385-1390.

    [4] 高全明，孙俊喜，刘广文，等.基于FPGA的交通视频快速去雾系统的设计與实现[J].电子技术应用，2017，43（6）：71-74.

    [5] 文波，孟令军，李加超，等.交通监控视频压缩与网络传输系统设计[J].计算机测量与控制，2015，23（2）：637-639+643.

    【通联编辑：朱宝贵】